PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11312124 A

(43) Date of publication of application: 09.11.99

(51) Int. CI	G06F 12/14		
(21) Application number: 10119458		(71) Applicant	NEW JAPAN RADIO CO LTD
(22) Date of filing: 28.04.98		(72) Inventor:	AKITA SHINICHI KATSU MITSUNORI


(54) SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To read out data inhibited from being read out from the outside.

SOLUTION: Relating to the semiconductor storage device, a read determining circuit 18 determines security data corresponding to data read out from a PROM core 11, and at the time of determining that the security data indicate read inhibition, an output gate 17 connecting an internal data bus 14 to an external data bus 15 is interrupted. A read inhibition releasing circuit 19 is inserted between the circuit 18 and the gate 17, and at the time of releasing read inhibition, a wiring 193 in the circuit 19 is cut off.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-312124

(43)公開日 平成11年(1999)11月9日

(51) Int.Cl.⁶

G06F 12/14

識別記号

310

FΙ

. G06F 12/14

310B

審査請求 未請求 請求項の数4 OL (全 4 頁)

(21)出願番号

特願平10-119458

(22)出顧日

平成10年(1998) 4月28日

(71)出願人 000191238

新日本無線株式会社

東京都中央区日本橋横山町3番10号

(72)発明者 秋田 晋一

東京都豊島区西池袋1丁目17番10号 株式 会社エヌ・ジェイ・アールセミコンダクタ

内

(72)発明者 勝 満徳

東京都豊島区西池袋1丁目17番10号 株式 会社エヌ・ジェイ・アールセミコンダクタ


内

(74)代理人 弁理士 長尾 常明

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 外部からの読み出しが禁止されたデータであっても、その読み出しを行うことができるようにする。 【解決手段】 PROMコア11の読出データに対応したセキュリティデータを読出判定回路18で判定してそれが読出禁止であると判定されるとき、内部データバス14と外部データバス15を接続する出力ゲート17を遮断する半導体記憶回路において、読出判定回路18と出力ゲート17との間に読出禁止解除回路19を介挿し、読出禁止を解除するときその読出禁止解除回路19の配線193を切断する。



10

30

【特許請求の範囲】

【請求項1】データが勘き込まれた記憶装置と、該書き 込まれたデータのうち読み出しの対象となったデータが 読出禁止データであるとき内部データバスから外部デー タバスへの転送を禁止する外部読出禁止手段とを具備す る半導体記憶装置において、

前記外部読出禁止手段を、前記外部データバスと前記内 部データバスの間に設けた出力ゲートと、前記記憶装置 から読み出したデータ或いはそれに関連する別の記憶装 置から読み出したデータに基づき又は前記記憶装置をア クセスしたアドレスデータに基づき読出禁止であるか否 かを判定し、読出禁止であると判定すると前記出力ゲー トを遮断する信号を出力する読出禁止制御手段と、前記 出力ゲートと前記読出禁止制御手段との間に設けた読出 禁止解除手段とから構成し、

該読出禁止解除手段を解除モードに設定することにより 前記読出禁止制御手段の判定に無関係に前記出力ゲート が開くようにしたことを特徴とする半導体記憶装置。

【請求項2】前記読出禁止解除手段は、特定の配線が切 断されることにより前記読出禁止制御手段の判定に無関 20 係に前記解除モードが設定されることを特徴とする請求 項1に記載の半導体記憶装置。

【請求項3】前記読出禁止解除手段は、光が照射される ことにより前記読出禁止制御手段の判定に無関係に前記 解除モードが設定されることを特徴とする請求項1に記 載の半導体記憶装置。

【請求項4】前記読出禁止解除手段は、暗号が入力され ることにより前記読出禁止制御手段の判定に無関係に前 記解除モードが設定されることを特徴とする請求項1に 記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、記憶装置に書き込 まれたデータのうち読み出しの対象となったデータが外 部読出禁止データであるとき外部への読み出しが禁止さ れるようにした半導体記憶装置において、その読出禁止 のデータを必要に応じて読み出すことができるようにし た半導体記憶装置に関するものである。

[0002]

【従来の技術】ROM、PROM、電池バックアップさ れたRAM等の不揮発性メモリ(記憶装置)やその不揮 発性メモリを搭載した製品では、市場においてその不揮 発性メモリに書き込まれているデータを不正読み出しか ら保護したい場合があり、このために通常では、不正読 み出しから保護したいデータに対応してセキュリティデ ータを同じ不揮発性メモリの冗長部あるいは別の不揮発 性メモリに同時に書き込み、外部からの不正読出を禁止 している。

【0003】すなわち、読み出しのアクセスがあったと きに、その読み出しのアドレスデータで指定される特定 50 明の第1の実施の形態の半導体記憶装置のブロック図で

のデータが読出禁止データか否かを、同時に読み出され るセキュリティデータを参照することにより判定して、 読出禁止データの場合にはその読み出しを禁止させるこ とにより、その不揮発性メモリに一旦書き込んだデータ が外部から不正読み出しできないようにした保護手段を 講じて出荷することが行われている。

[0004]

【発明が解決しようとする課題】ところが、一旦出荷し た後にその不揮発性メモリ或いはそれを搭載した製品に 不良が発生し、製造者側でその不良解析を行わなくては ならない場合には、不揮発性メモリ内のデータを確認し なければならない。また、別の理由でデータを解析しな ければならない場合もある。

【0005】本発明は以上のような点に鑑みてなされた ものであり、その目的は、不正読み出しの禁止を解除で きるようにして、上記した事態に対応できるようにした 半導体記憶装置を提供することである。

[0006]

【課題を解決するための手段】上記目的を達成するため の第1の発明は、データが書き込まれた記憶装置と、該 書き込まれたデータのうち読み出しの対象となったデー タが読出禁止データであるとき内部データバスから外部 データバスへの転送を禁止する外部読出禁止手段とを具 備する半導体記憶装置において、前記外部読出禁止手段 を、前記外部データバスと前記内部データバスの間に設 けた出力ゲートと、前記記憶装置から読み出したデータ 或いはそれに関連する別の記憶装置から読み出したデー タに基づき又は前記記憶装置をアクセスしたアドレスデ ータに基づき読出禁止であるか否かを判定し、読出禁止 であると判定すると前記出力ゲートを遮断する信号を出 力する読出禁止制御手段と、前記出力ゲートと前記読出 禁止制御手段との間に設けた読出禁止解除手段とから構 成し、該読出禁止解除手段を解除モードに設定すること により前記読出禁止制御手段の判定に無関係に前記出力 ゲートが開くように構成した。

【0007】第2の発明は、第1の発明において、前記 読出禁止解除手段を、特定の配線が切断されることによ り前記読出禁止制御手段の判定に無関係に前記解除モー ドが設定されるよう構成した。

【0008】第3の発明は、第1の発明において、前記 読出禁止解除手段を、光が照射されることにより前記読 出禁止制御手段の判定に無関係に前記解除モードが設定 されるよう構成した。

【0009】第4の発明は、第1の発明において、前記 読出禁止解除手段を、暗号が入力されることにより前記 読出禁止制御手段の判定に無関係に前記解除モードが設 定されるよう構成した。

[0010]

【発明の実施の形態】 [第1の実施の形態] 図1は本発

3

ある。11はデータが書き込まれるPROMコア (記憶 装置)、12は入力するアドレスデータAO~Anをデコー ドしてPROMコア11のメモリセルを選択するアドレ スデコーダである。13は制御回路であり、書き込み制 御信号WE、読み出し制御信号OE、チップ選択信号C Sを入力して、読み出しや書き込みの制御を行う。14 は外部データバス、15はCPU等が含まれる内部回路 16に接続された内部データバス、17は外部データバ ス14と内部データバス16の導通/遮断を制御するA NDゲートからなる出力ゲートである。18は読出判定 10 回路(読出禁止制御手段)であり、PROMコア11か ら読み出したセキュリティデータが読出禁止を指示する ものか否かの判定を行う。19はその読出判定回路18 の判定結果の信号を受けて前記した出力ゲート17を制 御する読出禁止解除回路(読出禁止解除手段)である。 この読出禁止解除回路19は、ORゲート191、プル アップ抵抗192、そのプルアップ抵抗192を接地に 接続するアルミニウム配線193からなる。

【0011】さて、本実施例では、製品の製造最終段階 (出荷前) に、PROMコア11に書き込まれたデータ 20 のうち、不正読出から保護すべきデータに対応して、そ の読出を禁止するセキュリティデータをそのPROMコ ア11の当該データの書き込み部分又は冗長部に書き込 む。なお、書き込みに関連する部分は本発明の本旨から はずれるので、詳しくは図示しなかった。

【0012】そして、読み出しモードでは、アドレスデ ータAO~Anの内容に応じてPROMコア11のデータが 指定されると、そのデータが読み出され、同時にそのデ ータに対応したセキュリティデータも読み出される。デ ータは制御回路13のバッファを経由して内部データバ 30 ス15に転送され、またセキュリティデータは読出判定 回路18に入力してそれが読出禁止を指示するものか否 かが判定される。この読出判定回路18では、セキュリ ティデータが「読出禁止」を指示するものであると判定 すると「0」を出力し、「読出許可」を指示するもので あると判定すると「1」を出力する。

【0013】読出判定回路18が読出許可の「1」の信 号を出力したときは、読出禁止解除回路19のORゲー ト191の出力が必ず「1」となるので、出力ゲート1 7の各ANDゲートが開いて、内部データバス15に読 40 み出されたデータが外部データバス14にも転送され る。

【0014】しかし、読出判定回路18が読出禁止の 「0」の信号を出力したときは、読出禁止解除回路19 のORゲート191の両入力が共に「0」となるので、 その出力が「0」となり、出力ゲート17の各ANDゲ ートが閉じて、内部データバス15に読み出されがデー タは外部データバス14には転送されない。

【0015】このようにして、読み出したデータに対応

であると判定されたときは、その読出データは外部デー タバス14に現れず、その秘匿性を保護することができ る。

【0016】以上において、何らかの理由によりPRO Mコア11に書き込まれたデータを解析する必要性が製 造者側に生じたときは、読出禁止解除回路19の配線1 93の部分を切断して抵抗193の接地側を接地から開 放状態 (読出禁止の解除モード) にする。この配線の切 断は、レーザを使用したり、あるいはその配線193の 部分をヒューズにより形成しておいて、そのヒューズを 遮断して行う。

【0017】この結果、ORゲート191の一方の入力 に抵抗192を介して電圧VDDが印加するので、その入 力が「1」となって出力が「1」となり、出力ゲート1 7が開くようになる。よって、PROMコア11から読 み出されたデータが、読出判定回路128の判定結果の 如何に拘わらず出力データバス14に現れるようにな り、その解析を行うことが可能となる。なお、解析を完 了した後は、配線193の部分を再度短絡すれば、読出 禁止解除回路19は読出判定回路18の判定結果に依存 するようになり、セキュリティを保持した製品に復元さ れる。

【0018】 [第2の実施の形態] 図2は図1に示した 読出禁止解除回路19の別の例の読出禁止解除回路20 を示すブロック図である。ここでは、出力信号を出力ゲ ート17に送るORゲート201とフォトセンサ202 により読出禁止解除回路20を構成している。フォトセ ンサ202はフォトダイオード、アバランシェフォトダ イオード、フォトトランジスタ等で構成され、光照射の ない時は遮断してその出力信号が「0」であるが、光が 照射されると導通して印加している電圧を出力し、その 出力信号が「1」となる。

【0019】したがって、このフォトセンサ202に光 を照射させることにより、読出判定回路18の判定結果 の如何に拘わらず、ORゲート201の出力が「1」と なって、出力ゲート14がゲートを開くことになる。光 照射を停止すれば、読出禁止解除回路19は読出判定回 路18の判定結果に依存するようになり、セキュリティ を保持した製品に復元される。

【0020】[第3の実施の形態]図3は図1に示した 読出禁止解除回路19の更なる別の例の読出禁止解除回 路21を示すブロック図である。211はその出力が出 カゲート17に接続されたORゲート、212はある規 則の元で暗号化されたnビットのビットストリームBS が格納されるシフトレジスタ、213はこのシフトレジ スタ212の出力データを保持するラッチ回路、214 は入力データを解読してそれが正規暗号のとき出力を 「1」にする暗号デコーダである。

【0021】この例では、外部入力したビットストリー したセキュリティデータが「読出禁止」を指示するもの 50 ムがシフトレジスタ212に所定のnビット分格納され

ると、その全データがラッチ回路213で保持されて暗 号デコーダ214で解読される。そして、そのnビット データが正規の暗号であるとき、暗号化デコーダ214 から「1」の信号がORゲート211に出力するので、 読出判定回路18の判定結果の如何に拘わらず、ORゲ ート201の出力が「1」となって、出力ゲート14が ゲートを開くことになる。なお、必要なデータを読み出 して行うデータ解析が完了した後は、ラッチ回路213 をリセットすれば暗号デコーダ214の出力が「0」に なり、PROMコア11に書き込まれている保護データ の外部読出が禁止される。

【0022】 [その他の実施の形態] なお、以上ではP ROMコア11に格納するデータに読出禁止の保護手段 を講じた場合について説明したが、適用できる記憶装置 にはPROM以外にマスクROM、バッテリバックアッ プのRAM等の不揮発性記憶装置も含まれる。また、セ キュリティデータは、記憶装置に書き込んだデータと共 に又はそのデータと関連付けて冗長部に書き込んだが、 別の記憶装置に関連付けて書き込んでもよい。さらに、 各データに対応したセキュリティデータの書き込みは行 20 ス、16:内部回路、17:出力ゲート、18:読出判 わずに、アドレスデータをチェックしてそのアドレスデ

ータで読み出されるべきデータが読出禁止がされている ものか否かを判定するようにしてもよい。このときは、 図1の読出判定回路18をアドレスデータAO~Anを判 定する回路に置換すればよい。

6

[0023]

【発明の効果】以上から本発明によれば、外部からの読 み出しが禁止されたデータであっても、不良解析等のよ うに読み出しの必要が生じたときに、その読み出しを行 うことができる。

10 【図面の簡単な説明】

【図1】 本発明の実施の形態の半導体記憶装置のブロ ック図である。


【図2】 図1の半導体記憶装置の読出禁止解除回路の 別の例のブロック図である。

【図3】 図1の半導体記憶装置の読出禁止解除回路の 更なる別の例のブロック図である。


【符号の説明】

11: PROMコア、12: アドレスデコーダ、13: 制御回路、14:外部データバス、15:内部データバ 定回路、19,20,21: 読出禁止解除回路。

【図1】



【図2】



【図3】

